Utz G. Baitinger

Publication Activity (10 Years)

Years Active: 1984-1999
Publications (10 Years): 0

Publications

Bernd Stöhr, Utz G. Baitinger
Eine neue Methode zur Spezifikation von komplexen Steuerwerken unter der Randbedingung der Synthese und eines kurzen Entwurfszyklus. MBMV (1999)
Markus Bühler, Matthias Papesch, K. Kapp, Utz G. Baitinger
Efficient Switching Activity Simulation under a Real Delay Model Using a Bitparallel Approach. DATE (1999)
K. Kapp, Markus Bühler, D. Dallmann, Utz G. Baitinger
TESA: Timeparallel Estimation of Switching Activity under a real delay model. ICECS (1998)
Markus Bühler, D. Dallmann, Utz G. Baitinger
Switching Activity Analysis Using a Set Theoretical Approach. MBMV (1998)
Peter E. H. Hofmann, Utz G. Baitinger
CoDO - Eine Entwurfsumgebung für verteilte objektorientierte CAE-Werkzeuge. Kommunikation in Verteilten Systemen (1997)
Michael Ryba, Utz G. Baitinger
An integrated concept for design project planning and design flow control. EURO-DAC (1996)
Utz G. Baitinger
Hardware Design - A Tools View. IFIP Congress (3) (1994)
Michael Ryba, Wolfram Seibold, Utz G. Baitinger, Ulrich Thelen
Parameterized VHDL Entities for the Simulation of Hybrid Circuits. CHDL (1993)
Philipp Lanchès, Utz G. Baitinger
Eine Umgebung zur Evaluierug paralleler Logiksimulationsverfahren. Transputer-Anwender-Treffen (1992)
Philipp Lanchès, Utz G. Baitinger
Parallele Vorverarbeitungsschritte für die verteilte Logiksimulation. Transputer-Anwender-Treffen (1992)
Frank H. Huentemann, Utz G. Baitinger
A gate-matrix oriented partitioning approach for multilevel logical networks. EURO-DAC (1990)
Rainer Amann, Utz G. Baitinger
Optimal state chains and state codes in finite state machines. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst. 8 (2) (1989)
Hans-Jörg Mathony, Utz G. Baitinger
CARLOS: an automated multilevel logic design system for CMOS semi-custom integrated circuits. IEEE Trans. Comput. Aided Des. Integr. Circuits Syst. 7 (3) (1988)
Helmut Mahler, H. Lieb, Utz G. Baitinger
Processor control part synthesis using effective partitioning algorithms. Microprocess. Microprogramming 23 (1-5) (1988)
Rainer Amann, Bernhard Eschermann, Utz G. Baitinger
PLA based finite state machines using Johnson counters as state memories. ICCD (1988)
Utz G. Baitinger, Roland Schmid
Der rechnergestützte "Floor-Plan" und seine Rolle beim Entwurf höchstintegrierter Schaltungen / The role of floor-plan tools in the VLSI design process. Elektron. Rechenanlagen 26 (6) (1984)