A 32-Mb chain FeRAM with segment/stitch array architecture.
Shinichiro ShiratakeTadashi MiyakawaYoshiaki TakeuchiRyu OgiwaraMasahiro KamoshidaKatsuhiko HoyaKohei OikawaTohru OzakiIwao KunishimaKoji YamakawaShigeki SugimotoDaisaburo TakashimaHans-Oliver JoachimNorbert RehmJoerg WohlfahrtNicolas NagelGerhard BeitelMichael JacobThomas RoehrPublished in: IEEE J. Solid State Circuits (2003)