Login / Signup
Anwendungsmöglichkeiten von Bounded Model Checking und affiner Arithmetik für die Verifikation von Analogschaltungen.
Andreas Ehrenfried
Daniel Scholz
Tobias Welp
Published in:
MBMV (2006)
Keyphrases
</>
bounded model checking
model checking
formal verification
temporal logic
linear temporal logic